PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-292886

(43) Date of publication of application: 30,11,1988

(51)Int.CI.

HO4N 7/13 HO4N 7/00

(21)Application number: 62-127127

(71)Applicant: NIPPON HOSO KYOKAI <NHK>

TOSHIBA CORP

(22)Date of filing:

26.05.1987

(72)Inventor: NINOMIYA YUICHI


IZUMI YOSHINORI **GOSHI SEIICHI** SAKURAI MASARU

(54) CLOCK PHASE CONTROL CIRCUIT

(57)Abstract:

PURPOSE: To minimize the ringing quantity of a receiving signal by using a referring signal to detect waveform distortion information inserted into a transmitting signal, detecting the ringing quantity of a receiving signal and executing the loop control to change the clock phase.

CONSTITUTION: An input television signal 1 is sampled by using a sampling clock 3 by an A/D converter 2, digitized, comes to be a digital television signal 4 and is guided to a phase detecting device 5 and a waveform memory 6. For the sampling clock 3, a phase synchronization is executed to a horizontal synchronizing signal by a PLL control system. The waveform memory 6, to which the signal 4 is supplied, successively updates and stores a sample value (xk) of the referring signal included in a vertical synchronizing signal each time a referring signal pulse reaches. An error computing element 15 obtains the absolute value sum or the two squares value sum of an (xy) ringing



quantity and outputs it as an error signal E. Two error signals E outputted successively are compared, and a phase control signal, in which the value is increased and decreased in accordance with the increasing decreasing condition of the error signal E detected by the comparing result, is added to a PLL control system by an adder 8 and the phase control of the sampling clock is executed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

①特許出題公開

⑩ 公 開 特 許 公 報 (A)

昭63-292886

@Int_Cl_4

識別記号

庁内塾理番号

④公開 昭和63年(1988)11月30日

H 04 N

7/13 7/00

Z - 7060 - 5C A - 7060 - 5C

審査請求 未請求 発明の数 1 (全5頁)

会発明の名称 クロツク位相制御回路

> ②特 願 昭62-127127

€2HH 願 昭62(1987)5月26日

多発 明 者 宮 佑 東京都世田谷区砧1丁目10番11号 日本放送協会放送技術 研究所内

②発 明 吉 則 東京都世田谷区砧1丁目10番11号 日本放送協会放送技術 老 和 泉 研究所内

東京都世田谷区砧1丁目10番11号 日本放送協会放送技術 ②発 眀 者 合 志 清 研究所内

馁 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜 包発 明 者 桜 井

事業所家電技術研究所内 頭人 日本放送協会 東京都渋谷区神南2丁目2番1号

冗出 神奈川県川崎市幸区堀川町72番地 ①出 願 人 株式会社東芝

弁理士 則近 30代 理 人 憲佑 外1名

明細管

1. 発明の名称

クロック位相制御回路

2. 特許請求の範囲

(1) 垂直筒期区間内に波形歪情報を検出する ためのお照信号が挿入されておりサンプル値伝送 されるアナログテレビジョン信号を入力するA/ D変換器と、このA/D変換器によりデジタル化 されたテレビジョン信号を入力し前記A/D変換 器に位相制御されたサンプリングクロックを供給 するPLL制御系と、前記参照信号をそれが到来 する度に順次更新記憶する波形メモリ、及びこの 波形メモリが供給する前記参照信号に基づく絶対 値和あるいは2乗値和を誤差信号として算出する 誤差減算手段、この誤差減算手段が順次出力する 前記誤差信号同志を比較する比較手段、この比較 手段の比較結果により検出される前記誤差信号の 増減状態に応じてその値が増減される位相制御信 号を出力する制御信号発生手段を有する自動制御 系とを具備し、前記PLL制御系に加えて前記位

相制御信号により前記サンプリングクロックの位 相制御を行なうことを特徴とするクロック位相制 如回路。

(2) 参照信号はパルス波形であり、誤差演算手 段は前記パルス波形のサンプル値をxk

(I k I S M 、 x O はピーク値) としたとき、 $EA1 = \Sigma \mid xk \mid x \mid EA2 = \Sigma \mid xk - xk - 1 \mid$ $E Mi = \Sigma \times k^{-2}$, $E M2 = \Sigma (x k - x k-1)^{-2}$ のいずれかの演算を実行し、これを誤差信号とし て出力する誤差演算器からなることを特徴とする 特許請求の範囲第1項記載のクロック位相制御回

(3)参照信号は「1」、「0」の信号列ak (0≤k≤M)であり、誤差演算手段は、前記信 号列 a k の 2 値判定を行なう判定回路と、この判 定回路の判定出力Skと前記信号列akとの益分 ekを求める差分器と、前記差分ekを入力し、 $EA1 = \Sigma \mid ek \mid \sum EA2 = \sum (ek)^2$

のいずれかの演算を実行し、これを誤差信号とし て出力する誤差演算器からなることを特徴とする 特許請求の範囲第 1 項記載のクロック位相制御回 歌。

3、発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本売明は、サブサンブルされたテレビジョン信号を受信・復興するテレビジョン受信装置に適用されるクロック位相制御回路に関する。

(従来の技術)

高精細なテレビジョン信号を、帯域が制限された伝送路においても送信可能とする一方式にサブサンブル伝送方式(電子通信学会論文誌、 Vol. 188-D.No.4 P.847.1985)がある。

サプサンブル伝送方式では、アナログテレビジョン信号を一定のサプサンブリングクロックでサンブリングし、得られたサンブル値を聞引いて送信する。受信例では送信例と同じサンブリングクロックを再生し、受信信号をリサンブルして再生テレビジョン信号を得ている。

上記リサンブルに蘇して用いられるクロックは、

画像は著しいリンギング妨害を被る。

従来は上記リンギングが最少となるように手動 にてクロック位相を割奪していた。

. (発明が解決しようとする問題点)

本発明は上述の従来の問題点を解決するために成されたもので、リサンプリングクロックの位相

チレビジョン信号の水平同期信号に同切してPL し回路により再生される。ところが、前記PL 回路は、水平同期信号の広域スペクトル成分が火 ないことによる等価的な人かの劣に発を完全をいかない。このため、定常は整を完全ではは 除去できない。このため、必ずしも最適なサンない なった。サンブル位相がずれるとは限示すかかいた。サンブル位相がずれるとさに、そのパルスを伝送したときに、スのピーク点以外のサンブル点においてリンギングが現われる。

ところで、サンブル値伝送を適正に行なっための必要条件に、パルスのリンギングがピーク点はなけいののリンギングがのではなった。これを満たすため、サブサンブル伝送方式ではマッチックによりパルス整形を正しく行なったとしている。しかし、このパルス整形を正しく行なったとしていたがの血に、サンブル値の情報間にで、から、かりには隣接するサンブル点間に彼及的にながり、

調整を自動的に行ない得るクロック位相制御回路 を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明に係るクロック位相制御回路は、送信信号中に押入される被形重情報を検出するための参照信号を用いて受信信号のリンギング量を検出する手段を備え、検出されたリンギング量を最少とするようにクロック位相を変化させるべくループ制御を行なうものである。

(作用)

上記構成により、受信信号のリンギング登は 最少になるように自動制御される。これにより、 画像に現われるリンギング妨害を極力低減するこ とができる。

(実施例)

以下、図面を用いて本発明の一実施例を説明 する。第1図に本発明の第1の実施例を示す。こ の実施例においては、送信信号はゴースト障害等 の波形歪物製を検出するための参照信号としてパ ルス被形がその垂直周期信号中に挿入されている ものを想定している。

入力テレビジョン信号 (1) は、A/D変換器 (2) によってサンプリングクロック (3) を用 いてサンプリングされ、またデジタル化される。 前記A/D変換器(2)が出力するデジタルテレ ビジョンは号(4)は、位相検出器(5)並びに 波形メモリ(6)に導かれる。位相検出器(5) は、テレビジョン信号(4)中の水平周期信号と 前サンプリングクロック (3) との位相差を検出 する。検出された位相登出力(7)は、加算器 (8)を介してループフィルタ(9)に供給され、 粒分される。ループフィルタ (9) の 粒分出力 (10) は、D/A変換器 (11) により直流ア ナログ電圧に変換され、次段の電圧制御発振器 (VCO) (12) に発掘制御電圧(13) とし て供給される。前記VCO(12)は、制御電圧 (13)の値に従い、その出力である前記サンプ リングクロック (3) の位相を変化させる。以上 のPLL制御系により、サンプリングクロック

E A1 = Σ | x k | 、 E A2 = Σ | x k - x k-1 | E M1 = Σ x k ² 、 E M2 = Σ (x k - x k-1) ² 上記 E A1、 E A2はリンギング量の絶対値和、 E M1、 E M2はリンギングの 2 乗値和に相当し、いずれもリンギング量を示す指標となる。 特に E A2、 E M2はリンギング成分の差分を演算しているため、直流分に影響されない検出量となっており舒適である。以下、 E A1、 E A2、 E M1、 E M2を総称して 級発信号 E とする。

前記無差減算器(15)の出力する誤差信号をは、比較器(16)、レジスタ(17)に供給される。レジスタ(17)は供給される誤差信号をに対して自身が記憶する以前の誤差信号を「を上記比較器(16)に供給する。比較器(16)は可誤差信号を、を「の値を比較し、また後述する体正値は「の極性に基づき体正値はを決定し、累を召(18)並びにレジスタ(19)に出力する。上記條正値は「なる。上記條正値はの値は以下のように決定される。

(3) は水平間期信号に位相同期したものとなるが、リンギングが最少となるようには未だその位相は制御されていない。

以下、本免明の要都である自動制御系について 説明する。前記デジタルテレビジョン信号(4) が供給される波形メモリ(6)は、テレビジョン 信号の垂直同期信号中に含まれるパルスのサンプ ル値×k(k=-k・・・・-1・0・1・・・・N)をパルス 来毎に順次更新して記憶する。上記パルスは第4 図に示すように、もしサンプル位相が適正であれ ばx0=1、xk=0(k≠0)となるような波 形となる。

前記波形メモリ(6)が出力する前記パルスのサンプル値 x k は、ピーク検出器(1 4)及び誤
必演算器(1 5)に導びかれる。ピーク検出器
(1 5)は前記最大値 x 0 を入力し、前記サンプル値 x k よりこの値を除くサンプル値 x k (k ≠ 0)を用いて、以下の絶対値和のいずれかを求める。

+ Δ : (E<E * かつd * >0) または (E>E * かつd * <0)

d - 0 : B-E -

-Δ: (B<B * かつd * <0) または
(B>B * かつd * >0)

ここで Δ は固定された 微小 豊である。 上記より明らかなように修正値 d の値は、 E < E 「 すなわち 制御の結果、リンギング量が減少していくときには、 従前の制御方向を維持するべく従前と同一の極性をとりつつ Δ だけ変化する。 また E > E 「 すなわち 制御結果が悪化する方向に Δ だけ変化する

このような修正値はは、パルスが到来する度に 果類器(18)により累積され、累積値Dは前述 の加算器(8)において位相差出力(7)に重型 される。この結果、先に説明したPLL制御系に おいてVCO(12)の出力クロック(3)の位 相には上記累積値Dに比例したオフセットが生じ ることになる。この位相オフセットの変化に応じ て改 差 信号 E も変化するため、 結局ループ 制御が 働き 累積値 D は入力ノイズによって ± Δ の振動は するものの、最終的には改差信号 E を最小化する 値に落ち着き、平衡状態に違する。

なお、コントローラ(20)は位相検出器(5)の状態を監視しており、PLL制御が定常状態に至ったことを確認してから上記累積器(18)の動作を開始させるものである。したがって、クロックがPLLに引き込まれていない間は、累積器(18)の動作は停止しており、出力は0にりセットされている。

次いで第2図に本発明の第2の実施例を示す。 第1の実施例とは、累積器(18)の出力する累 積値DのPLL制御系への供給の仕方が異なるの みであり、他の構成は同一である。

本 実 施 例 で は 前 紀 票 級 値 D は D / A 変 換 器 (2 1) に 一 且 供 給 さ れ て 直 液 電 圧 に 変 換 さ れ た 後 に 、 移 相 器 (2 2) は 、 V C O (1 2) の 出 力 す る サ ン ブ リ ン グ ク ロック (3) の 位 相 を ア ナ ロ グ 的 に 変 化 さ せ る 機 能

号(25)の垂直同期区間に送られてくる信号列ak(k-1.2.….M)を記憶する。次いで波形メモリ(24)の出力する信号列akは、料定回路(26)Nに導びかれ2値料定される。2値料定出力Skは、前記波形メモリ(24)が出力する間号列akと共に差分器(27)に供給され、両者の差分ekが演算される。この差分ekがリンギング量に対応している。誤差に受力をといるが算される。に2条値和Ekを次力し、誤差Eとして下記の絶対値和Ek、あるいは2乗値和Ekを演算出力する。

 $EA = \Sigma i ek i \cdot EN = \Sigma (ek)^2$

以下、本実施例におけるクロック位相の自動制 御は、第1図に示す第1の実施例と同様に行なわれるので、説明は省略する。

[発明の効果]

以上説明してきたように本発明によれば、サブサンプルされたテレビジョン信号を受信・復興する際に、リサンプリング位相ずれに起因して発生していたリンギングを自動的に最少とすることができる。これにより従来、行なうことが不可能あ

を有する。よって、前記位相器(2 2)の出力する位相制御されたクロック(2 3)をA/D 変換器(2)に供給することにより、先の第 1 の実施例と同様にループ制御が果され、リンギングは最小化される。

第 3 図に示す実施例においては、波形メモリ (2 4) はデジタル化された受信テレビジョン信

るいは困難であった手動調整によらず自動的に位 相ずれを解消することができ、再生画像は常に良 好な状態を保つことができる。


4. 図面の簡単な説明


第1図、第2図、第3図は各々本売明のクロック位相制御回路の第1、第2、第3の実施例を示す回路プロック図、第4図はサンプリングの位相ずれを説明するためのパルス波形図、第5図は2値伝送信号の波形図である。


- (1) …テレビジョン信号。、
- (2) ··· A / D 変換器。、
- (3) …サンプリングクロック、
- (4) … デジタルテレビジョン信号、
- (6)、(24)…波形メモリ、
- (14) …ピーク検出器、
- (15)、(28)… 誤差演算器、
- (16) … 比較器、
- (17)、(19) … レジスタ、
- (18) ···累積器、(21) ··· D / A 変換器、


特開昭63-292886 (5)

(22)…移相器、(26)…料定回路。











第 3 図



第 4 図



第 5 図